Skip to content

Rétro-ingénierie du Saver 3X90 — Identification de l'architecture ADC

Présentation du Saver 3X90

Le Lansmont SAVER 3X90 est un enregistreur de données de chocs et vibrations triaxial, utilisé pour caractériser les environnements de transport et valider l'emballage industriel (normes ASTM D4169, ISTA).

Caractéristique Valeur
Capteur Accéléromètre triaxial piézoélectrique
Plages de mesure 5 / 10 / 20 / 50 / 100 / 200 g
Résolution ADC 16 bits
Fréquences d'échantillonnage 50 / 100 / 200 / 250 / 500 / 1000 / 2500 / 5000 Hz
Filtre anti-repliement 4 pôles, Butterworth passe-bas, 10–500 Hz
Nombre de voies 3 (simultanées)

Le fabricant ne communique pas l'architecture interne de l'ADC. La question posée lors de la rétro-ingénierie est :

L'ADC du Saver 3X90 est-il de type SAR ou Sigma-Delta ?

Rappel du fonctionnement du SAR

Le convertisseur à approximations successives (SAR — Successive Approximation Register) réalise une recherche dichotomique bit par bit, du MSB vers le LSB.

flowchart LR
    VIN(["V_in"]):::sig --> SH["Échantillonneur\nbloqueur S/H"]:::bloc
    SH --> CMP{{"Comparateur"}}:::bloc
    CMP -->|"1 ou 0"| SAR["Registre SAR\n(logique de contrôle)"]:::ctrl
    SAR --> CODE(["Code N bits"]):::sig
    SAR --> CDAC["DAC capacitif\nCDAC"]:::bloc
    CDAC -->|"V_DAC"| CMP
    CLK(["Horloge"]):::clk -.->|"N cycles"| SAR

    classDef sig  fill:#e8eaf6,stroke:#3949ab,color:#1a237e
    classDef bloc fill:#e3f2fd,stroke:#1565c0,color:#0d47a1
    classDef ctrl fill:#ede7f6,stroke:#4527a0,color:#311b92
    classDef clk  fill:#fce4ec,stroke:#880e4f,color:#880e4f

À chaque cycle d'horloge, le CDAC (réseau de condensateurs binaires) génère une tension de référence \(V_{DAC}\) comparée à \(V_{in}\) :

  • \(V_{in} > V_{DAC}\) → bit = 1, la prochaine tension de test augmente
  • \(V_{in} < V_{DAC}\) → bit = 0, la prochaine tension de test diminue

Une conversion de N bits nécessite exactement N cycles d'horloge, soit une latence d'un seul cycle de conversion — déterministe et prévisible.

Propriétés clés du SAR pour la suite

  • Filtre anti-repliement externe obligatoire (pas de sur-échantillonnage)
  • Latence d'1 cycle — excellente pour les voies multiples et la détection de chocs
  • Multiplexage multi-voies naturel — le CDAC se réinitialise à chaque conversion
  • Plage optimale : 12 à 18 bits, 1 kHz à plusieurs MSPS

Pour une présentation complète (CDAC, Sigma-Delta, comparaison), voir la fiche cours sur les convertisseurs ADC.

Démarche de rétro-ingénierie

L'identification de l'architecture repose sur cinq indices extraits de la documentation publique du Saver 3X90.

Indice 1 — Présence d'un filtre anti-repliement analogique externe ⭐⭐⭐

"Filtre anti-alias : 4 pôles, Butterworth passe-bas, 10–500 Hz"

C'est l'indice le plus discriminant. Les deux architectures ne se comportent pas de la même façon vis-à-vis du filtrage :

Architecture Filtrage anti-repliement
SAR Filtre analogique externe obligatoire — l'ADC échantillonne à \(f_s\), tout signal au-dessus de \(f_s/2\) doit être éliminé avant la conversion
Sigma-Delta Filtre RC simple ou inexistant — le modulateur sur-échantillonne à \(f_s \gg f_{BW}\), et son décimateur numérique intégré joue le rôle de filtre passe-bas

La présence d'un filtre Butterworth 4 pôles spécifié explicitement dans la documentation est caractéristique d'une chaîne SAR. Un Sigma-Delta n'aurait pas besoin d'un tel filtre.

Indice 2 — Fréquence d'échantillonnage maximale de 5000 Hz ⭐⭐

La fréquence de 5000 Hz se situe dans la plage d'utilisation naturelle du SAR (quelques kHz à plusieurs MSPS).

Pour un Sigma-Delta produisant 5000 échantillons/s en sortie avec un OSR typique de 64 à 256, la fréquence interne du modulateur serait :

\[f_{modulateur} = \text{OSR} \times f_{out} = 64 \times 5000 = 320 \text{ kHz}\]

Ce n'est pas impossible, mais c'est une complexité injustifiée pour une application vibrations-transport dont la bande utile ne dépasse pas 500 Hz. Le SAR est plus économique et direct pour cette gamme.

Indice 3 — Plages multiples sélectionnables (5g à 200g) ⭐⭐

Six plages couvrant un rapport de 1 à 40 impliquent un amplificateur à gain programmable (PGA) en amont de l'ADC. L'association PGA + SAR est un schéma standard dans les circuits d'acquisition industriels (exemples : ADS8661, AD7606, LTC2374…).

Le Sigma-Delta dispose parfois d'un PGA intégré, mais pour une dynamique aussi étendue associée à un capteur piézoélectrique, la chaîne PGA + SAR est plus répandue et mieux caractérisée en bruit.

Indice 4 — Capteur piézoélectrique (signal AC) ⭐

L'accéléromètre piézoélectrique délivre un signal alternatif, sans composante utile en DC. Or, l'avantage principal du Sigma-Delta est sa précision DC exceptionnelle (offset < 1 µV, dérive thermique < 10 nV/°C) — qualité totalement inutile pour un signal de vibration AC.

Le SAR, dont les performances sont homogènes sur toute sa bande passante AC, est plus adapté.

Indice 5 — Trois voies simultanées ⭐

La mesure simultanée des trois axes exige soit trois ADC en parallèle, soit un multiplexage rapide.

Le SAR est excellent pour le multiplexage : le CDAC se réinitialise instantanément entre deux conversions, sans temps de stabilisation. Le Sigma-Delta est au contraire difficile à multiplexer : changer de canal implique d'attendre que le filtre décimateur interne se stabilise (latence de \(L \cdot M / f_s\) où \(L\) est l'ordre du filtre), ce qui réduit considérablement le débit effectif par canal.

Synthèse du raisonnement

flowchart TD
    A["<b>Saver 3X90</b>\nSpécifications publiques"]

    A --> B["Filtre anti-alias\n4 pôles Butterworth\nexterne"]
    A --> C["fs max = 5000 Hz\nplage SAR naturelle"]
    A --> D["6 plages : 5g → 200g\nPGA requis"]
    A --> E["Capteur piézoélectrique\nsignal AC — pas de DC"]
    A --> F["3 voies simultanées\nmultiplexage rapide"]

    B --> G["<b>→ SAR</b>"]
    C --> G
    D --> G
    E --> G
    F --> G

    G --> H["<b>Conclusion :\nArchitecture SAR 16 bits</b>\nCompatible : ADS8661, AD7606\nou équivalent"]

    style A fill:#e8f4f8,stroke:#2196F3
    style G fill:#fff3e0,stroke:#FF9800
    style H fill:#e8f5e9,stroke:#4CAF50
Indice Argument Poids
Filtre anti-alias analogique externe Spécifique SAR — le ΣΔ n'en a pas besoin ⭐⭐⭐
\(f_s\) jusqu'à 5000 Hz Plage naturelle du SAR ⭐⭐
6 plages sélectionnables PGA + SAR — association standard ⭐⭐
Signal AC (piézoélectrique) Avantage DC du ΣΔ inutile ⭐
3 voies simultanées Multiplexage SAR nativement facile ⭐

Limites de la démarche

Il s'agit d'une déduction par les spécifications externes, non d'une confirmation constructeur. Le fabricant ne divulgue pas l'architecture interne de l'ADC. Cette conclusion reste une hypothèse de travail robuste, étayée par cinq indices convergents.

Références